十进制加法器(十进制加法器电路图)万万没想到

在计数体制中，通常用的是十进制，它有0，1，2，3，…，9十个数码，用它们来组成一个数。但在数字电路中，为了把电路的两个状态和数码对应起来，采用

 

在计数体制中，通常用的是十进制，它有0，1，2，3，…，9十个数码，用它们来组成一个数但在数字电路中，为了把电路的两个状态(1态和0态)和数码对应起来，采用二进制较为方便，二进制只有0和1两个数码十进制是以10为底数的计数体制，例如

二进制是以2为底数的计数体制，例如

二进制数11011相当于十进制数27二进制加法器是数字电路的基本部件之一二进制加法运算同逻辑加法运算的含义是不同的前者是数的运算，而后者表示逻辑关系二进制加法是“逢二进一”，即1+1=10，而逻辑加则为1+1=1。

1、半加器所谓“半加”，就是只求本位的和，暂不管低位送来的进位数。半加器的逻辑状态表见表1。

表1半加器逻辑状态表其中，A和B是相加的两个数，S是半加和数，C是进位数。由逻辑状态表可写出逻辑式：

并由此画出图1(a)的逻辑图。图1(b)是半加器的逻辑符号。

(a)逻辑图

(b)逻辑符号图1半加器逻辑图及其逻辑符号2、全加器当多位数相加时，半加器可用于最低位求和，并给出进位数。第二位的相加有两个待加数

，还有一个来自低位送来的进位数

。这三个数相加，得出本位和数(全加和数)

和进位数

，这就是“全加”，表2是全加器的逻辑状态表

全加器可用两个半加器和一个或门组成，如图2(a)所示在第一个半加器中相加，得出的结果再和在第二个半加器中相加，即得出全加和两个半加器的进位数通过或门输出作为本位的进位数图2(b)是全加器的逻辑符号

(a)逻辑图

(b)逻辑符号图2 全加器逻辑图及其逻辑符号例1、用4个全加器组成一个逻辑电路以实现两个4位的二进制数A—1101(十进制为13)和B—1011(十进制为11)的加法运算解：逻辑电路如图3所示，和数是S—11000(十进制数为24)。

根据全加器的逻辑状态表自行分析这种全加器的任意一位的加法运算，都必须等到低位加法完成送来进位时才能进行这种进位方式称为串行进位，它的缺点是运算速度慢，但其电路比较简单，因此在对运算速度要求不高的设备中，仍不失为一种可取的全加器。

T692集成加法器就是这种串行加法器

免责声明：本站所有信息均搜集自互联网，并不代表本站观点，本站不对其真实合法性负责。如有信息侵犯了您的权益，请告知，本站将立刻处理。联系QQ：1640731186